

BÀI THỰC HÀNH SỐ 2

Thiết kế và mô phỏng bộ Full Adder chỉ dùng cổng NAND (2 input)

I. Mục tiêu

Bài thực hành này giúp cho sinh viên vận dụng các kiến thức đã học của lý thuyết về CMOS cũng như những kiến thức ở bài thực hành số 1 để tiến hành thiết kế và mô phỏng cổng logic NAND2, từ đó xây dựng lên mạch Full Adder 1-bit và từ Full Adder 1bit này ta phát triển lên 2-bit hay nhiều hơn 2-bit.


II. Thiết kế và mô phỏng cổng NAND 2

1. Bảng chân trị của NAND 2


A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

2. Thiết kế schematic và symbol

- Sinh viên thiết kế như hình:



Schematic NAND2



Symbol NAND2

- Sinh viên tính W/L của CMOS
- Tiến hành mô phỏng mạch


3. Layout NAND2 và mô phỏng
 - Sinh viên layout cổng NAND2 đúng function
 - Tiến hành mô phỏng post layout
4. Yêu cầu trong bài báo cáo phần này(Schematic và layout)
 - Bảng W/L của từng NMOS và PMOS, giải thích cách chọn
 - Hình ảnh schematic, symbol, layout
 - Rise time và fall time của tín hiệu output, rút ra nhận xét
 - Hình ảnh kết quả mô phỏng schematic và layout
 - Đo delay từ input đến output, rút ra nhận xét

III. Thiết kế và mô phỏng bộ full adder 2-bit


1. Bảng chân trị của bộ full adder

A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

2. Thiết kế schematic và symbol full adder 1-bit



Schematic full adder



Symbol full adder

- Tiến hành mô phỏng mạch.
3. Layout full adder và mô phỏng full adder 1-bit
 - Sinh viên layout bộ full adder đúng function.
 - Tiến hành mô phỏng post layout.
 4. Thiết kế schematic và layout bộ full adder 2-bit
 - Sinh viên thiết kế schematic/layout bộ full adder 2-bit đúng function.
 - Tiến hành mô phỏng mạch full adder 2-bit.
 5. Yêu cầu trong bài báo cáo phần này(Schematic và layout)

- Hình ảnh schematic, symbol, layout
- Rise time và fall time của tín hiệu output, rút ra nhận xét.
- Hình ảnh kết quả schematic và layout.
- Đo delay của tín hiệu từ input đến output, rút ra nhận xét.

HẾT